Комп’ютеризована система декодування кадрів інформації:

Abstract

Кваліфікаційна робота присвячена розробці ПЛІС-компонента для системи передачі та обробки інформації, котрий виконує перетворення кадру інформації із непозиційної системи числення, у кадр позиційної двійкової системи числення. Досліджено переваги та недоліки однієї з непозиційних систем числення - системи залишкових класів. Наведено головні принципи передачі кадрами. Проаналізовано наявні рішення. Здійснено вибір елементної бази та засобів побудови декодера. Розроблено структуру програмованого декодера системи залишкових класів у позиційну систему числення для перетворення кадрів стиснутої інформації. Усі функціональні блоки пристрою описані мовою Verilog. Виконано тестування працездатності програмованого декодера за допомогою системи моделювання ModelSim. Для автоматизації тестування створено спеціалізований модуль (тестбенч), котрий генерує вхідні дії згідно із описом мовою Verilog. Отримані результати моделювання свідчать, що з погляду програмування і декодування розроблений декодер працює коректно.

The bachelor thesis deals with the development of an FPGA component for an information transmission and processing system, which performs the conversion of a frame of information from a non-positional number system into a frame of a positional binary number system. The advantages and disadvantages of one of the non-positional number systems - the residual number system - are investigated. The main principles of frame transmission are presented. Existing solutions are analyzed. The element base and means of constructing a decoder are selected. The structure of a programmable decoder of the residual class system into a positional number system for converting frames of compressed information is developed. All functional blocks of the device are described in the Verilog language. The operability of the programmable decoder is tested using the ModelSim modeling system. To automate testing, a specialized module (testbench) has been created that generates input actions according to the description in the Verilog language. The obtained modeling results indicate that from the point of view of programming and decoding, the developed decoder works correctly.