Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://elartu.tntu.edu.ua/handle/lib/49810
Повний запис метаданих
Поле DCЗначенняМова
dc.contributor.advisorТиш, Євгенія Володимирівна-
dc.contributor.advisorTysh, Ievgeniia-
dc.contributor.authorМагдич, Степан Ігорович-
dc.contributor.authorMahdych, Stepan-
dc.date.accessioned2025-07-22T12:06:01Z-
dc.date.available2025-07-22T12:06:01Z-
dc.date.issued2025-06-19-
dc.date.submitted2025-06-26-
dc.identifier.citationМагдич С.І. Розробка 8-бітного центрального процесора : кваліфікаційна робота на здобуття ступеня бакалавр: спец. 123 — комп’ютерна інженерія / наук.кер. Є.В. Тиш. — Тернопіль: ТНТУ, 2025. — 49 с.uk_UA
dc.identifier.urihttp://elartu.tntu.edu.ua/handle/lib/49810-
dc.description.abstractОб’єкт проєктування – 8-бітний центральний процесор. Проєкт складається з чотирьох розділів. Перший розділ присвячено аналізу технічного завдання. Приводиться детальний аналіз компонентів, логічних елементів пристрою. Другий розділ присвячений проєктуванню компонентів з логічних елементів, логічних компонентів з польових транзисторів методом логічного сімейста CMOS, яке, також, обґрунтовано, після цього проводиться тестування. Третій розділ показує вибір та заміну певних компонентів 8-бітного центрального процесора на існуючі варіанти для спрощення схем та зменшення їх кількості. Усі елементи перекомпоновуються. Четвертий розділ присвячений вимогам безпеки на робочу місці та опису працездатності людини–оператораuk_UA
dc.description.abstractThe object of the project is an 8-bit central processing unit (CPU). The project consists of four chapters. The first chapter is dedicated to the analysis of the technical assignment. A detailed analysis of the components and logical elements of the device is provided. The second chapter focuses on the design of components based on logic gates, as well as logic components built using field-effect transistors with CMOS logic family technology; the choice of this family is also explained. The second chapter is dedicated to the design of components using logic gates and the development of logic components based on field-effect transistors using the CMOS logic family method, which is also explained. After that, testing is performed. The third chapter presents the selection and replacement of certain components of an 8-bit central processors with existing alternatives to simplify the circuits and reduce their number. All elements are restructured. The fourth chapter focuses on workplace safety requirements and the description of human operator performance.uk_UA
dc.description.tableofcontentsВСТУП 9 РОЗДІЛ 1 АНАЛІЗ ТЕХНІЧНОГО ЗАВДАННЯ 10 1.1 Кваліфікація 8-бітного процесора 10 1.2 Опис компонентів 8-бітного процесора, їх принцип роботи 11 1.3 Аналіз логічних сімейств 13 1.4 Опис проєктованих пристроїв 14 1.4.1 Аналіз логічних елементів 14 1.4.2 Аналіз мультиплексора 14 1.4.3 Аналіз суматора 15 РОЗДІЛ 2 ПРОЄКТНА ЧАСТИНА 17 2.1 Опис проєктованих пристроїв 17 2.2 Проєктування компонентів 18 2.2.1 Проєктування логічних елементів 18 2.2.2 Проєктування мультиплексора 21 2.2.3 Проєктування суматора 22 2.2.4 Проєктування арифметико-логічного пристрою 24 2.2.5 Проєктування тригерів 27 2.2.6 Проєктування регістрів 29 2.3 Проєктування декодера 29 2.3.1 Проєктування генератора фаз 30 2.3.2 Проєктування декодера інструкцій 31 2.3.3 Проєктування RAM 32 2.3.4 Зв’язування елементів декодера 33 РОЗДІЛ 3 ПРАКТИЧНА ЧАСТИНА 35 3.1 Вибір компонентів для проєктування комп’ютерної логіки 35 3.1.1 Заміна логічних елементів 35 3.1.2 Заміна мультиплексорів 35 3.1.3 Вибір 8-бітного регістра 36 3.1.4 Вибір компонентів для створення тактових сигналів 37 3.1.5 Заміна адресних декодерів 37 3.1.6 Заміна тригерів 38 3.2 Заміна елементів на схемах 39 3.3 Проєктування додаткової периферії 41 РОЗДІЛ 4 БЕЗПЕКА ЖИТТЄДІЯЛЬНОСТІ, ОСНОВИ ОХОРОНИ ПРАЦІ 42 4.1 Вимоги безпеки до робочих місць для виконання робіт 42 4.2 Працездатність людини – оператора 44 ВИСНОВКИ 46 СПИСОК ВИКОРИСТАНИХ ДЖЕРЕЛ 47 Додаток A Технічне завдання Додаток Б Схеми електричні принципові операційних елементів Додаток В Перелік елементів Додаток Г Перелік елементівuk_UA
dc.language.isoukuk_UA
dc.publisherТернопільський національний технічний університет імені Івана Пулюяuk_UA
dc.subjectкомп’ютерна системаuk_UA
dc.subjectпроцесорuk_UA
dc.subjectкомп’ютерна логіка,центральний процесорuk_UA
dc.subjectмікросхема.uk_UA
dc.subjectcomputer systemuk_UA
dc.subjectprocessoruk_UA
dc.subjectcomputer logicuk_UA
dc.subjectcentral processing unituk_UA
dc.subjectmicrochip.uk_UA
dc.titleРозробка 8-бітного центрального процесораuk_UA
dc.title.alternativeDevelopment of an 8-bit central processoruk_UA
dc.rights.holder© Магдич Степан Ігорович, 2025uk_UA
dc.rights.holder© Mahdych Stepan, 2025uk_UA
dc.contributor.committeeMemberЛобур, Тарас Богданович-
dc.contributor.committeeMemberLobur, Taras-
dc.coverage.placenameТернопільський національний технічний університет імені Івана Пулюяuk_UA
dc.format.pages49-
dc.subject.udc004.3uk_UA
dc.relation.referencesЖаровський Р.О., Луцик Н.С., Осухівська Г.М., ПаламЛупенко С.А., Пасічник В.В., Тиш Є.В. Комп’ютерна логіка. Навчальний посібник. Львів: Видавництво «Магнолія 2006», 2024. 354 с.ар А.М., Тиш Є.В. Методичні вказівки до виконання кваліфікаційної роботи бакалавра для здобувачів першого (бакалаврського) рівня вищої освіти за спеціальністю 123 «Комп’ютерна інженерія» усіх форм навчання. Тернопіль: ТНТУ, 2024. 39 с.uk_UA
dc.relation.referencesПаламар М.І., Стрембіцький М.О., Паламар А.М. Проектування комп’ютеризованих вимірювальних систем і комплексів. Навчальний посібник. Тернопіль: ТНТУ. 2019. 150 с.uk_UA
dc.relation.referencesПсихофізіологічні принципи організації роботи оператора. URL: https://buklib.net/books/26532/ (дата звернення: 19.05.25р.)uk_UA
dc.relation.referencesДСТУ 7299:2013 Дизайн і ергономіка. Робоче місце оператора.uk_UA
dc.relation.referencesТрофімов Ю. Л. Інженерна психологія. Функціональні стани оператора. URL: https://subj.ukr-lit.com/inzhenerna-psixologiya-trofimov-yu-l-4-4-funkcionalni-stani-operatora/ (дата звернення 19.05.25р.).uk_UA
dc.relation.referencesГеврик Є.О. Охорона праці. К.: Ельга, Ніка-Центр, 2003. 76 с.uk_UA
dc.relation.referencesДСТУ 8604:2015 Дизайн і ергономіка. Робоче місце для виконання робіт у положенні сидячи. Загальні ергономічні вимоги.uk_UA
dc.relation.referencesСпособи і засоби захисту від статичної електрики. URL: https://studies.in.ua/bjd-zaporojec/1252-133-sposobi-zasobi-zahistu-vd-statichnoyi-elektriki.html (дата звернення 20.05.25р.)uk_UA
dc.relation.referencesДСТУ 7299:2013 Дизайн і ергономіка. Робоче місце оператора.uk_UA
dc.relation.referencesRinki G., Jaipal B. Tri-state Elastic Buffer Design. URL: https://citeseerx.ist.psu.edu/document?repid=rep1&type=pdf&doi=ab6eb9512295efde4983defaca598247e976b784 (дата звернення 20.03.25р.).uk_UA
dc.relation.referencesRavi R., Sima A. Tri-State Buffer with Common Data Bus. URL: https://www.slideshare.net/slideshow/tristate-buffer-with-common-data-bus/38856390 (дата звернення 20.03.25р.).uk_UA
dc.relation.referencesLatches and Flip-Flops. URL: https://www.cs.ucr.edu/~ehwang/courses/cs120b/flipflops.pdf (дата звернення 24.03.25р.).uk_UA
dc.relation.referencesSarah L. Mastering Digital Logic Families. URL: https://www.numberanalytics.com/blog/mastering-digital-logic-families (дата звернення 16.02.25р.).uk_UA
dc.relation.referencesComparison between RTL, DTL, and TTL Logic Families. URL: https://www.etechnog.com/2021/12/comparison-between-rtl-dtl-and-ttl.html (дата звернення 16.02.25р.).uk_UA
dc.relation.referencesTTL vs CMOS vs ECL: Logic Family Comparison. URL: https://www.rfwireless-world.com/terminology/ttl-vs-cmos-vs-ecl (дата звернення 16.02.25р.).uk_UA
dc.relation.referencesСлюз І., Жаровський Р. Принципи та основні етапи комплексного тестування комп’ютерної інформаційної системи. Матеріали X науково-технічної конференції Тернопільського національного технічного університету імені Івана Пулюя «Інформаційні моделі системи та технології» (7-8 грудня 2022 року). Тернопіль: ТНТУ. 2022. C. 93.uk_UA
dc.relation.referencesТиш Є.В. Узагальнений алгоритм синтезу компонентів комп’ютерних систем на основі мікропрограмних автоматів. Вчені записки Таврійського національного університету імені В.І. Вернадського. Том 36 (75), № 1, 2025. С. 247-253.uk_UA
dc.relation.referencesTysh Ie. Approach and method of evaluation of the general reliability indicator of computer systems. International scientific journal “Computer systems and information technologies”, 3 (5). Khmelnytskyi National University. 2021. Р.74-80.uk_UA
dc.relation.referencesТиш Є.В., Шалапай Р.І. Типи вимог до комп’ютерних систем і методи їх виявлення. Матеріали XII міжнародної науково-практичної конференції молодих учених та студентів «Актуальні задачі сучасних технологій» (6-7 грудня 2023 року). Тернопіль: ТНТУ. 2023. С. 437.uk_UA
dc.relation.referencesIRLML2502PBF Datasheet (PDF) - International Rectifier URL: https://www.alldatasheet.com/datasheet-pdf/view/180289/IRF/IRLML2502PBF.html (дата звернення 09.03.25р.)uk_UA
dc.relation.referencesAO3407A Datasheet (PDF) - Alpha & Omega Semiconductors URL: https://www.alldatasheet.com/datasheet-pdf/view/291881/AOSMD/AO3407A.html (дата звернення 09.03.25р.).uk_UA
dc.relation.referencesCMOS Gate Circutry. URL: https://www.allaboutcircuits.com/textbook/digital/chpt-3/cmos-gate-circuitry/ (дата звернення 13.03.25р.).uk_UA
dc.relation.referencesBasics of CMOS Logic ICs. URL: https://toshiba.semicon-storage.com/info/application_note_en_20210131_AKX00113.pdf?did=68970 (дата звернення 13.03.25р.).uk_UA
dc.relation.referencesCMOS implementation of XOR, XNOR, and TG gates. URL: https://eepower.com/technical-articles/cmos-implementation-of-xor-xnor-and-tg-gates/# (дата звернення 13.03.25р.).uk_UA
dc.relation.references74HC151D Datasheet (PDF) - NXP Semiconductors. URL: https://www.alldatasheet.com/datasheet-pdf/view/15543/PHILIPS/74HC151D.html (дата звернення 12.04.25р.)uk_UA
dc.relation.referencesNexperia 74HC595D,118 Datasheet. URL: https://octopart.com/datasheet/74hc595d%2C118-nexperia-78736100 (дата звернення 13.04.25р.).uk_UA
dc.relation.references3.3V CMOS Compatible 3.2 x 2.5mm SMD Crystal Oscillator. URL: https://eu.mouser.com/datasheet/2/3/ASEseries-38758.pdf. (дата звернення 14.04)uk_UA
dc.relation.referencesDual 1-of-8 Decoder/Demultiplexer 74AC138, 74ACT138. URL: https://www.onsemi.com/download/data-sheet/pdf/74act138-d.pdf (дата звернення 16.04.25р.).uk_UA
dc.relation.referencesHEF4013BT Datasheet (PDF) - NXP Semiconductorshttps://www.alldatasheet.com/datasheet-pdf/view/17678/PHILIPS/HEF4013BT.html (дата звернення 17.04.25р.).uk_UA
dc.identifier.citationenMahdych S. Development of an 8-bit central processor : Bachelor Thesis „123 — Computer Engineering“ / Stepan Mahdych - Ternopil, TNTU, 2025 – 49 p.uk_UA
dc.contributor.affiliationТернопільський національний технічний університет імені Івана Пулюяuk_UA
dc.contributor.affiliationTernopil Ivan Puluj National Technical Universityuk_UA
dc.coverage.countryUAuk_UA
Розташовується у зібраннях:123 — Комп’ютерна інженерія (бакалаври)

Файли цього матеріалу:
Файл Опис РозмірФормат 
Stepan_Mahdych.pdf1,51 MBAdobe PDFПереглянути/відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.

Інструменти адміністратора