Bu öğeden alıntı yapmak, öğeye bağlanmak için bu tanımlayıcıyı kullanınız:
http://elartu.tntu.edu.ua/handle/lib/42599
Başlık: | Very-large-scale integration device for parallel vertical group computing the sum of squared differences |
Diğer Başlıklar: | Пристрій паралельно-вертикального групового обчислення суми квадратних різниць |
Yazarlar: | Цмоць, Іван Григорович Ігнатєв, Ігор Васильович Івасьєв, Степан Володимирович Tsmots, Ivan Ihnatiev, Ihor Ivasiev, Stepan |
Affiliation: | Національний університет «Львівська політехніка», Львів, Україна Західноукраїнський національний університет, Тернопіль, Україна Lviv Polytechnic National University, Lviv, Ukraine West Ukrainian National University, Ternopil, Ukraine |
Bibliographic description (Ukraine): | Tsmots I. Very-large-scale integration device for parallel vertical group computing the sum of squared differences / Ivan Tsmots, Ihor Ihnatiev, Stepan Ivasiev // Scientific Journal of TNTU. — Tern. : TNTU, 2023. — Vol 110. — No 2. — P. 5–14. |
Bibliographic description (International): | Tsmots I., Ihnatiev I., Ivasiev S. (2023) Very-large-scale integration device for parallel vertical group computing the sum of squared differences. Scientific Journal of TNTU (Tern.), vol. 110, no 2, pp. 5-14. |
Is part of: | Вісник Тернопільського національного технічного університету, 2 (110), 2023 Scientific Journal of the Ternopil National Technical University;, 2 (110), 2023 |
Journal/Collection: | Вісник Тернопільського національного технічного університету |
Issue: | 2 |
Volume: | 110 |
Yayın Tarihi: | 20-Haz-2023 |
Submitted date: | 22-Şub-2023 |
Date of entry: | 11-Eyl-2023 |
Yayıncı: | ТНТУ TNTU |
Place of the edition/event: | Тернопіль Ternopil |
DOI: | https://doi.org/10.33108/visnyk_tntu2023.02.005 |
UDC: | 681.3 |
Anahtar kelimeler: | сума квадратів різниць пристрій реальний час метод паралельного вертикального підсумовування потоки даних пристрій НВІС алгоритми ПЛІС sum of squared differences device real time parallel vertical group method data flow rate VLSI device algorithms |
Number of pages: | 10 |
Page range: | 5-14 |
Start page: | 5 |
End page: | 14 |
Özet: | В основу методу покладено груповий підхід, який дозволяє розділити завдання на кілька підзадач і розраховувати їх паралельно. Розглянуто задачу обчислення суми квадратів різниць між елементами великих масивів даних. Застосування традиційних методів обчислення таких сум у паралельних середовищах може бути неефективним через обмін великими обсягами даних між вузлами. Запропонований метод дозволяє зменшити обсяг даних, що передаються, і підвищити ефективність обчислень. Запропоновано новий метод обчислення суми квадратів різниць, що дозволяє підвищити ефективність обчислень у паралельному вертикальному середовищі. Тестування методу на різних наборах даних показує його високу ефективність порівняно з традиційними методами обчислення сум квадратів різниць у паралельних середовищах. Запропонований метод може бути застосований у різних сферах, що вимагають опрацювання великих обсягів даних, і дозволяє підвищити ефективність обчислень і скоротити час їх виконання. Проаналізовано методи, алгоритми та структуру пристроїв обчислення суми квадратів різниць, визначено їх недоліки. Визначено, що пристрій для обчислення суми квадратів різниць повинен підтримувати: високе використання пристрою; використання можливостей і переваг НВІС; короткотерміновий розвиток і помірну ціну. Розроблення пристрою запропоновано шляхом обчислення суми квадратів різниць із використанням принципів модульності, координації між потоком даних і обчислювальними можливостями пристрою, конвеєрного та просторового паралелізму, локалізації та спрощення зв’язків з елементами. Запропонований метод може бути корисним для дослідників у галузі паралельних обчислень і опрацювання даних, а також може знайти застосування в різних галузях, таких, як розпаралелення даних, машинне навчання, опрацювання зображень і біоінформатика. Is a paper that proposes a new method for computing sum-of-squares differences in a parallel vertical environment. The method is based on a group approach, which allows you to divide the task into several subtasks and calculate them in parallel. The article considers the problem of calculating the sum of squared differences between elements of large data arrays. Applying traditional methods of calculating such sums in parallel environments can be inefficient due to the exchange of large amounts of data between nodes. The proposed method allows toreduce the amount of transmitted data and increase the efficiency of calculations. The article proposes a new method for calculating the sum of squared differences, which allows to increase the efficiency of calculations in a parallel vertical environment. Testing of the method on different data sets shows its high efficiency compared to traditional methods of calculating sums of squared differences in parallel environments. The proposed method can be applied in various areas that require the processing of large volumes of data, and allows to increase the efficiency of calculations and reduce their execution time. The methods, algorithms and structures of devices for computing the sum of squared differences have been analyzed and their defects have been defined in the article. It has been defined that the device for computing the sum of squared differences should support the next: high device utilization; the use of capabilities and benefits of VLSI; short-term development and moderate price. The development of the device has been suggested by computing the sum of squared differences using modularity principles, coordination between data flow and computing capability of thedevice, pipelining and space parallelism, localization and simplification of links with elements. The proposed method can be useful for researchers in the fields of parallel computing and data processing, and can find applications in various fields such as data science, machine learning, image processing, and bioinformatics. |
URI: | http://elartu.tntu.edu.ua/handle/lib/42599 |
ISSN: | 2522-4433 |
Copyright owner: | © Тернопільський національний технічний університет імені Івана Пулюя, 2023 |
URL for reference material: | https://doi.org/10.1109/ELIT.2019.8892334 https://doi.org/10.1007/978-3-319-70581-1_39 https://doi.org/10.3390/ https://doi.org/10.3390/electronics10091025 https://doi.org/10.1109/JPROC.2017.2761740 https://doi.org/10.1145/2541940.2541967 https://doi.org/10.1109/TCSVT.2015.2462012 https://doi.org/10.1007/s11227-022-04838-0 |
References (International): | 1. Tsmots I., Rabyk V., Skorokhoda O., Teslyuk T. Neural element of parallel-stream type with preliminary formation of group partial products. Electronics and information technologies (ELIT-2019) : proceedings of the XIth International scientific and practical conference, 16 –18 September, 2019, Lviv, Ukraine. 2019. P. 154–158. https://doi.org/10.1109/ELIT.2019.8892334 2. Tsmots I. H., Lukashchuk Yu. A., Khavalko V. M., Rabyk V. H. Modeli neiropodibnoho elementa paralelno-paralelnoho typu. Modeliuvannia ta informatsiini tekhnolohii. 2019. Vyp. 86. P. 119–126/ 3. Tsmots I., Teslyuk V., Teslyuk T., Ihnatyev I. Basic Components of Neuronetworks with Parallel Vertical Group Data Real-Time Processing. Advances in Intelligent Systems and Computing II, Advances in Intelligent Systems and Computing 689. Springer International Publishing AG 2018. P. 558–576. https://doi.org/10.1007/978-3-319-70581-1_39 4. Wu R, Guo X, Du J, Li J (2021) Accelerating neural network inference on FPGA-based platforms – A survey. Electronics 10:1025. URL: https://doi.org/10.3390/ elect ronic s1009 1025. https://doi.org/10.3390/electronics10091025 5. Sze M., Chen S., Yang Y. and Huang T. S. “Efficient Processing of Deep Neural Networks: A Tutorial and Survey,” Proceedings of the IEEE. Vol. 105. No. 12. P. 2295–2329, Dec. 2017. https://doi.org/10.1109/JPROC.2017.2761740 6. Chen T., Du Z., Sun N., Wang J., Wu C., Chen Y. and Temam O. “DianNao: A Small-Footprint High-Throughput Accelerator for Ubiquitous Machine-Learning,” Proceedings of the 19th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS). P. 269–284, Mar. 2014. https://doi.org/10.1145/2541940.2541967 7. Zhang Y., Chen T., Du S. S. and Wang J. “Maximizing CNN Accelerator Efficiency through Resource Partitioning and Pipeline Parallelism,” Proceedings of the 2016 ACM SIGARCH International Conference on Computer Architecture (ISCA). P. 573–586, Jun. 2016. 8. D. H. D. Zhou, Y. Zhang, Z. Zhou, and J. Cong, “FPGA-Based Deep Learning Accelerator with Stacked Sparse Autoencoder,” Proceedings of the 2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA). P. 26–35, Feb. 2016. 9. Yuan Wang, Chen-Yi Lee, and Tsi-Chung Chen. “Parallel Implementation of Sum-of-Squares-of-Differences for Image Matching.” IEEE Transactions on Circuits and Systems for Video Technology. Vol. 26. No. 9. 2016. P. 1711–1721. https://doi.org/10.1109/TCSVT.2015.2462012 10. Rajib Dey, Sushmita Roy, and Somnath Paul. “Efficient Hardware Implementation of Sum of Absolute Difference and Sum of Squared Difference for Real Time Video Processing.” 2018 International Conference on Signal Processing and Communications (SPCOM), 2018, p. 1–5. 11. D. V. Le, D. T. Anh, T. Q. Anh, and N. T. Thanh. “A Novel Fast and Low Power Sum of Squared Differences Architecture for Motion Estimation in Video Coding.” 2017 7th International Conference on Communications and Electronics (ICCE), 2017, p. 11–16. 12. F. B. Shams, S. A. Samad, and S. A. Samad. “FPGA Based Parallel Architecture for Sum of Absolute Differences and Sum of Squared Differences Using Novel Pipelining.” 2017 International Conference on Electrical, Computer and Communication Engineering (ECCE), 2017, p. 63–68. 13. Trung-Kien Le, Thanh-Tung Do, Van-Anh Nguyen, Thanh-Binh Nguyen, and Duc-Minh Pham. “Design and Implementation of High Performance Sum of Absolute Differences and Sum of Squared Differences Circuits for Video Coding.” 2018 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 2018, p. 226–229. 14. Jiaqi Yan, Zhaohui Yang, Shuai Zhang, Qingyu Hou, and Junzhao Du. “A Novel Algorithm and VLSI Architecture for Sum-of-Squares-of-Differences in Image Matching.” Journal of Signal Processing Systems. Vol. 89. No. 3. 2017. P. 465–478. 15. Yi-Fan Lin and Chen-Yi Lee. “A Low-Power Parallel Processing Architecture for Sum-of-Squared-Differences-Based Image Matching.” IEEE Transactions on Very Large Scale Integration (VLSI) Systems. Vol. 26. No. 10. 2018. P. 1925–1937. 16. Xinyu Liu, Jianpeng Xue, Hailiang Zhang, and Xiande Huang. “An Efficient Reconfigurable Hardware Architecture for Sum of Squared Differences Algorithm.” 2018 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS), 2018, p. 1–6. 17. M. Emre Celebi and Yasemin Yardimci. “A Hardware Design of Sum of Squared Differences and Its Application on Stereo Matching.” 2018 26th Signal Processing and Communications Applications Conference (SIU), 2018, p. 1–4. 18. Tsmots I., Teslyuk V., Kryvinska N., Skorokhoda O., Kazymyra I. Development of a generalized model for parallel-streaming neural element and structures for scalar product calculation devices. Journal of Supercomputing. 2022. https://doi.org/10.1007/s11227-022-04838-0 |
Content type: | Article |
Koleksiyonlarda Görünür: | Вісник ТНТУ, 2023, № 2 (110) |
Bu öğenin dosyaları:
Dosya | Açıklama | Boyut | Biçim | |
---|---|---|---|---|
TNTUSJ_2023v110n2_Tsmots_I-Very_large_scale_integration_5-14.pdf | 4,03 MB | Adobe PDF | Göster/Aç | |
TNTUSJ_2023v110n2_Tsmots_I-Very_large_scale_integration_5-14.djvu | 348,5 kB | DjVu | Göster/Aç | |
TNTUSJ_2023v110n2_Tsmots_I-Very_large_scale_integration_5-14__COVER.png | 1,19 MB | image/png | Göster/Aç |
DSpace'deki bütün öğeler, aksi belirtilmedikçe, tüm hakları saklı tutulmak şartıyla telif hakkı ile korunmaktadır.