Ezzel az azonosítóval hivatkozhat erre a dokumentumra forrásmegjelölésben vagy hiperhivatkozás esetén: http://elartu.tntu.edu.ua/handle/123456789/6609

Összes dokumentumadat
DC mezőÉrtékNyelv
dc.contributor.authorМихалевич, І.uk
dc.contributor.authorРикалюк, Роман Євстаховичuk
dc.contributor.authorТимчук, Юрій Андрійовичuk
dc.coverage.temporal18-21 квітня 2013 р.uk
dc.coverage.temporal18-21 April 2013uk
dc.date.accessioned2015-12-22T15:23:13Z-
dc.date.available2015-12-22T15:23:13Z-
dc.date.created2013-04-18uk
dc.date.issued2013-04-18uk
dc.identifier.citationМихалевич І. Моделювання логічних елементів за допомогою симулятора логічних схем BUMMEL / Михалевич І., Рикалюк Р. Є., Тимчук Ю. А. // FOSS Lviv 2013, 18-21 квітня 2013 р. — Львів, 2013 — С. 113-114.uk
dc.identifier.isbn978-966-2598-14-8uk
dc.identifier.urihttp://elartu.tntu.edu.ua/handle/123456789/6609-
dc.description.abstractApplied interface approach to creating logical elements as software objects, which simplifies the process of programming of new types of elements and doesn't load too much the processor of the machine on which the executable program is running. Using this approach to setting new element types helped to create the basic elements "AND", "OR", "NOT", analyzer and generator of logic signal.uk
dc.format.extent113-114uk
dc.language.isoukuk
dc.relation.ispartofМатеріали третьої міжнародної науково-практичної конференції FOSS Lviv 2013uk
dc.relation.ispartofProceedings of the third international scientific and practical conference FOSS Lviv 2013uk
dc.relation.urihttps://www.youtube.com/watch?v=Do7HpOC1MfI&index=27&list=PLWOk1I0cUoIahD14lcvXe240kxTYO3gjeuk
dc.titleМоделювання логічних елементів за допомогою симулятора логічних схем BUMMELuk
dc.title.alternativeModeling of logical elements using a simulator of logical circuits BUMMELuk
dc.typeArticleuk
dc.coverage.placenameУкраїна, Львівuk
dc.coverage.placenameUkraine, Lvivuk
dc.relation.referencesРикалюк Р., Тимчук Ю., Михалевич І. Особливості організації робочого потоку при програмуванні симулятора BUMMEL. // XVIІI Всеукраїнська наук. конфер. «Сучасні проблеми прикладної математики та інформатики», 4-5 жовтня 2012 р. – Львів, 2012. – С. 136-137.uk
dc.relation.referencesenRykaliuk R., Tymchuk Yu., Mykhalevych I. Osoblyvosti orhanizatsii robochoho potoku pry prohramuvanni symuliatora BUMMEL., XVIII Vseukrainska nauk. konfer. "Suchasni problemy prykladnoi matematyky ta informatyky", 4-5 zhovtnia 2012 y. – Lviv, 2012. – P. 136-137.uk
dc.identifier.citationenMykhalevych I., Rykaliuk R. Ye., Tymchuk Yu. A. (2013) Modeliuvannia lohichnykh elementiv za dopomohoiu symuliatora lohichnykh skhem BUMMEL [Modeling of logical elements using a simulator of logical circuits BUMMEL]. FOSS Lviv 2013 (Ukraine, Lviv, 18-21 April 2013), pp. 113-114 [in Ukrainian].uk
dc.contributor.affiliationЛьвівський національний університет імені Івана Франка, rer@franko.lviv.uauk
Ebben a gyűjteményben:FOSS Lviv 2013



Minden dokumentum, ami a DSpace rendszerben szerepel, szerzői jogokkal védett. Minden jog fenntartva!