Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://elartu.tntu.edu.ua/handle/lib/28837
| Назва: | Математична та комп’ютерна моделі блоку достовірності кеш-пам’яті архітектури ІА-32 |
| Інші назви: | Mathematical and computer models of the memory cache reliability unit of the IA-32 architecture |
| Автори: | Пуйденко, Вадим Puydenko, Vadym |
| Приналежність: | Харківський радіотехнічний коледж, Україна |
| Бібліографічний опис: | Пуйденко В. Математична та комп’ютерна моделі блоку достовірності кеш-пам’яті архітектури ІА-32 / Вадим Пуйденко // Матеріали Ⅳ Міжнародної науково-технічної конференції „Теоретичні та прикладні аспекти радіотехніки, приладобудування і компʼютерних технологій“ присвячена 80-ти річчю з дня народження професора Я.І. Проця, 20-21 червня 2019 року. — Т. : ФОП Паляниця В. А., 2019. — С. 222–225. — (Автоматизація, компютерні технології та робототехніка). |
| Bibliographic description: | Puydenko V. (2019) Matematychna ta kompiuterna modeli bloku dostovirnosti kesh-pamiati arkhitektury IA-32 [Mathematical and computer models of the memory cache reliability unit of the IA-32 architecture]. Materialy Ⅳ Mizhnarodnoi naukovo-tekhnichnoi konferentsii "Teoretychni ta prykladni aspekty radiotekhniky, pryladobuduvannia i kompʼiuternykh tekhnolohii" prysviachena 80-ty richchiu z dnia narodzhennia profesora Ya.I. Protsia (Tern., 20-21 June 2019), pp. 222-225 [in Ukrainian]. |
| Є частиною видання: | Матеріали Ⅳ Міжнародної науково-технічної конференції „Теоретичні та прикладні аспекти радіотехніки, приладобудування і компʼютерних технологій“ присвячена 80-ти річчю з дня народження професора Я.І. Проця, 2019 |
| Конференція/захід: | Ⅳ Міжнародна науково-технічна конференція „Теоретичні та прикладні аспекти радіотехніки, приладобудування і комп’ютерних технологій“ присвячена 80-ти річчю з дня народження професора Я.І. Проця |
| Журнал/збірник: | Матеріали Ⅳ Міжнародної науково-технічної конференції „Теоретичні та прикладні аспекти радіотехніки, приладобудування і компʼютерних технологій“ присвячена 80-ти річчю з дня народження професора Я.І. Проця |
| Дата публікації: | 20-чер-2019 |
| Дата внесення: | 15-лип-2019 |
| Видавництво: | ФОП Паляниця В. А. FOP Palyanitsa V. A. |
| Місце видання, проведення: | Тернопіль Ternopil |
| Часове охоплення: | 20-21 червня 2019 року 20-21 June 2019 |
| УДК: | 004.312 |
| Теми: | функціональна логіка внутрішня кеш-пам’ять блок достовірності блок даних functional logic on-chip cache memory unit of the reliability data block |
| Кількість сторінок: | 4 |
| Діапазон сторінок: | 222-225 |
| Початкова сторінка: | 222 |
| Кінцева сторінка: | 225 |
| Короткий огляд (реферат): | В науково-дослідницькій праці автором вирішується задача синтезу
функціональної логіки роботи блоку достовірності внутрішньої кеш-пам’яті при
умовах промахів або заповнень рядків блоку даних Іn the presented scientific research work the author solves the problem of synthesis of the functional logic of the work of the unit of reliability of the on-chip cache memory under the conditions of misses and filling the rows of the data block. |
| URI (Уніфікований ідентифікатор ресурсу): | http://elartu.tntu.edu.ua/handle/lib/28837 |
| ISBN: | 978-617-7331-85-7 |
| Власник авторського права: | © Тернопільський національний технічний університет імені Івана Пулюя, укладання, оформлення, 2019 |
| Перелік літератури: | 1. В.Л. Григорьев Микропроцессор i486. Архитектура и программирование. Книга 2,3,4. Аппаратная архитектура. – М., ГРАНАЛ, 1993. – с. 111, ил. 54 2. Брей Б. Микропроцессоры Intel: 8086/8088, 80186/80188, 80286, 80386, i486, Pentium, Pentium Pro, Pentium 2, Pentium 3, Pentium 4. Архитектура, программирование и интерфейсы. Шестое издание: Пер. с англ. - СПб.: БХВ- Петербург, 2005. – 1328 с.: ил. |
| References: | 1. V.L. Hrihorev Mikroprotsessor i486. Arkhitektura i prohrammirovanie. Kniha 2,3,4. Apparatnaia arkhitektura, M., HRANAL, 1993, P. 111, il. 54 2. Brei B. Mikroprotsessory Intel: 8086/8088, 80186/80188, 80286, 80386, i486, Pentium, Pentium Pro, Pentium 2, Pentium 3, Pentium 4. Arkhitektura, prohrammirovanie i interfeisy. Shestoe izdanie: transl. from English - SPb., BKhV- Peterburh, 2005, 1328 p., il. |
| Тип вмісту: | Conference Abstract |
| Розташовується у зібраннях: | Ⅳ Міжнародна науково-технічна конференція „Теоретичні та прикладні аспекти радіотехніки, приладобудування і компʼютерних технологій“ (2019) |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| TPARP_2019_Puydenko_V-Mathematical_and_computer_222-225.pdf | 1,49 MB | Adobe PDF | Переглянути/відкрити | |
| TPARP_2019_Puydenko_V-Mathematical_and_computer_222-225.djvu | 394,55 kB | DjVu | Переглянути/відкрити | |
| TPARP_2019_Puydenko_V-Mathematical_and_computer_222-225__COVER.png | 886,25 kB | image/png | Переглянути/відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.