

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ТЕРНОПІЛЬСЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ
ІМЕНІ ІВАНА ПУЛЮЯ
ФАКУЛЬТЕТ ПРИКЛАДНИХ ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ
ТА ЕЛЕКТРОІНЖЕНЕРІЇ

ПАТЕРАК ВОЛОДИМИР ОЛЕКСАНДРОВИЧ

УДК 621.3

**СИНТЕЗ І МОДЕЛЮВАННЯ ФУНКЦІОНУВАННЯ КОМБІНОВАНОЇ
ЛОГІЧНОЇ МАКРОКОМПОНЕНТИ ДЛЯ АНАЛІЗУ ЧАСОВИХ ІМПУЛЬСІВ**

8.05090103 «Радіоелектронні пристрої, системи та комплекси»

Автореферат

дипломної роботи на здобуття освітнього ступеня «магістр»

Тернопіль
2017

Роботу виконано на кафедрі радіотехнічних систем Тернопільського національного технічного університету імені Івана Пулюя Міністерства освіти і науки України

Керівник роботи: доктор технічних наук, професор кафедри радіотехнічних систем
Пастух Олег Анатолійович,
Тернопільський національний технічний університет імені Івана Пулюя,

Рецензент: Кандидат технічних наук, доцент кафедри біотехнічних систем
Яворська Євгенія Богданівна
Тернопільський національний технічний університет імені Івана Пулюя,

Захист відбудеться 25 лютого 2017 р. о 10⁰⁰ годині на засіданні екзаменаційної комісії №26 у Тернопільському національному технічному університеті імені Івана Пулюя за адресою: 46001, м. Тернопіль, вул. Текстильна, 28, навчальний корпус №9, ауд. 612.

ЗАГАЛЬНА ХАРАКТЕРИСТИКА РОБОТИ

Актуальність теми роботи. Під час розробки нових ПЛІС на етапі моделювання роботи виникає проблема в тому, що програмна модель не повністю відповідає реальній мікросхемі. Помилки які не виявленні на етапі моделювання виникають вже в випущених мікросхемах, що призводить до великих збитків, втрат в часі і необхідності коректування проекту ПЛІС. Для покращення результатів моделювання створюють модель яку програмують в ПЛІС. При цьому модель проектованої ПЛІС більш повно відповідає реальній мікросхемі. Проблеми при моделюванні ПЛІС виникають коли функції макрокомірки проектованої ПЛІС не відповідають функціями- макрокомірки ПЛІС в яку записують модель. Об'єктом дослідження є логічна макрокомірка. Предметом дослідження є процес моделювання логічної макрокомірки на основі ПЛІС.

Мета роботи: розроблення моделі макрокомірки яку можна запрограмувати в ПЛІС і здійснено моделювання роботи з використанням пакету програм Xilinx ISE Design Suite 14.7.

Об'єкт дослідження є комбінована логічна макрокомірка і часові імпульси.

Предметом дослідження є процес синтезу і моделювання роботи комбінованої логічної макрокомірки з використанням програмного пакету Xilinx ISE Design Suite.

Метод дослідження програмне моделювання.

Наукова новизна отриманих результатів. Результати виконання магістерської роботи, які становлять наукову новизну наступні:

- розроблено модель комбіновану логічну макрокомірку на мові VHDL;
- розроблено модель детектора фронтів сигналу;
- здійснено програмне моделювання роботи макрокомірки в програмному пакеті Xilinx ISE Design Suite;
- зроблено обґрунтування економічної ефективності науково-дослідної роботи.

Практичне значення отриманих результатів.

Синтезована модель комбінованої логічної макрокомірки, а також окремі функціональні блоки можуть використовуватись для моделювання і створення цифрової інтегральної схеми.

Апробація. Окремі результати роботи доповідались на V Міжнародна науково-технічна конференція молодих учених та студентів “Актуальні задачі сучасних технологій”, Тернопіль, ТНТУ, 17-18 листопада 2016 р.

Структура роботи. Пояснювальна записка до магістерської роботи містить вступ, 6 розділів, висновки, перелік посилань та додатків які містять створений програмний код функціональних вузлів комбінованої логічної макрокомірки. Обсяг роботи: розрахунково-пояснювальна записка –арк. формату А4.

ОСНОВНИЙ ЗМІСТ РОБОТИ

У **вступі**. розглянуто використання програмованих логічних інтегральних схем при розробці цифрових інтегральних схем, визначено мету, об'єкт і предмет дослідження.

У **першому розділі “Огляд літературних джерел”** розглянуто: поділ ПЛІС на типи; літературні джерела по синтезу і моделюванню цифрових схем на мові VHDL; переваги використання мови VHDL над схемним проектуванням; розглянуто етапи розробки цифрової схеми на мові VHDL з використанням САПР; загальну будову програмованої логічної інтегральної схеми серії Spartan3E фірми Xilinx.

У **другому розділі “Синтезі і моделювання”** для спрощення синтезу і моделювання роботи комбіновану логічну макрокомірку розділено на функціональні блоки: таблиця істинності, детектор фронтів сигналу, блок функцій аналізу часових імпульсів. В свою чергу блок функцій аналізу часових імпульсів розділений на: 8-розрядний лічильник; схему керування режимом лічильника; схема керування режимом генератора одиничного імпульсу; схема керування режимом детектора частоти; схема керування режимом затримки сигналу. Комутацію режимів роботи логічної макрокомірки здійснюємо за допомогою мультиплексорів і демультиплексорів. Після синтезу всіх цифрових схем було здійснено моделювання яке підтвердило їх працездатність.

У **третьому розділі “Спеціальна частин”** розглянуто роботу з програмним пакетом Xilinx ISE Design Suite для виконання наступних завдань: створення опису логічної макрокомірки на мові VHDL, здійснення функціонального моделювання, розміщення макрокомірки в кристалі, часове моделювання роботи макрокомірки після трасування зав'язків, створення і завантаження конфігураційного файлу в кристал ПЛІС.

У **четвертому розділі “Обґрунтування економічної ефективності”** здійснено розрахунок витрат на проведення науково-дослідної роботи і загальну оцінку науково-технічної ефективності роботи.

У **п'ятому розділі “Охорона праці та безпека в надзвичайних ситуаціях”** розглянуті наступні питання:

- Пожежовибухонебезпечні властивості матеріалів і речовин та сфера їх використання.
- Розслідування та облік аварій. Розслідування інцидентів та невідповідностей.
- Проведення державного нагляду за охороною праці. Види та основні параметри проведення наглядових заходів;
- Організації та налагодження зв'язку під час виконання аварійно рятувальних та інших невідкладних робіт у районах надзвичайних ситуацій мирного та воєного часу;
- Забезпечення захисту виробничого персоналу суб'єкта господарювання (підприємства, цеху, дільниці) від зброї масового ураження.

У **шостому розділі “Екологія”** розглянуто питання утилізації інтегральних мікросхем яке є дуже важливим з огляду на наступні обставини: швидке зростання кількості відпрацьованих мікросхем; забруднення навколишнього середовища;

наявність в складі мікросхем рідкісних і дорогоцінних металів які можна повторно використати.

ВИСНОВКИ

Для вирішення задачі моделювання комбінованої логічної макрокомірки здійснено огляд літературних джерел по описі цифрових систем з використанням мови опису апаратури інтегральних схем VHDL на ПЛІС фірми Xilinx серії Spartan3E. Процес синтезу і моделювання здійснювався в пакеті програм Xilinx ISE Design Suite 14.7. Після виконаного моделювання в Xilinx ISE Design Suite 14.7 можна зробити висновок про успішне виконання розробки моделі логічної макрокомірки.

В розділі економічне обґрунтування проведено розрахунок витрат на проведення науково-дослідної роботи в які входять витрати на зарплату, обладнання, електроенергію і службові відрядження. Здійснено загальну оцінку науково-технічної ефективності науково-дослідної роботи.

СПИСОК ОПУБЛІКОВАНИХ АВТОРОМ ПРАЦЬ ЗА ТЕМОЮ РОБОТИ

Патерак В.О. Детектування фронтів сигналу за допомогою ПЛІС / Патерак В.О., Пастух О.А. // Теза доповіді на V Міжнародна науково-технічна конференція молодих учених та студентів “Актуальні задачі сучасних технологій”. – Т. : ТНТУ, 2016. – Том 2 – с. 90-91 (Секція: Комп’ютерно-інформаційних технології та систем зв’язку).

АНОТАЦІЯ

Патерак В. О. Синтез і моделювання функціонування комбінованої логічної макрокомірки для дослідження часових імпульсів.

Магістерська робота за спеціальністю 8.05090103. – Радіоелектронні пристрої системи та комплекси, Тернопільський національний технічний університет імені Івана Пулюя, Тернопіль, 2017.

В магістерській роботі здійснено синтез і моделювання функціонування комбінованої логічної макрокомірки на мові опису апаратури інтегральних мікросхем VHDL з використанням програмного пакету Xilinx ISE Design Suite для ПЛІС серії Spartan3E.

Ключові слова: ПЛІС, макрокомірка, VHDL,

ANNOTATION

Paterak V. O. Synthesis and simulation functioning of combined logical macrocell for research the temporal pulse.

Master's thesis in the specialty 8.05090103. - Electronic devices systems and complex, Ternopil Ivan Pul'uj National Technical University, Ternopil, 2017.

In the master's thesis the synthesis and simulation functioning of combined logical macrocell hardware description language VHDL integrated circuits using a software package Xilinx ISE Design Suite FPGA series for Spartan3E.

Key words: PLD, macrocell, VHDL